GMM ; VDE ; VDI ; ITG

Zuverlässigkeit und Entwurf (GMM-FB 61)

3. GMM/GI/ITG-Fachtagung vom 21. bis 23. September 2009 in Stuttgart

GMM-Fachbericht Band 61

2009, 176 Seiten, DIN A4, kartoniert,
ISBN 978-3-8007-3178-7

Rabatt

108,00 €

Fachbuch

Büchersuche und
Fachbuch-Top 12

Die Tagung „Zuverlässigkeit und Entwurf“ (ZuE) wird 2009 in Stuttgart mit besonderer Ausrichtung auf neue technologische Herausforderungen in Zusammenarbeit mit der Kooperationsgemeinschaft Rechnergestützter Schaltungs- und Systementwurf (RSS) durchgeführt. Zu diesen Herausforderungen gehören beispielsweise Entwurf und Test zuverlässiger 3-D integrierter Systeme, analoge Schaltungen in Nanometer CMOS oder zuverlässige Performance/Power-Selbstkalibrierung.

Dieser Tagungsband enthält folgende Beiträge, die Sie einzeln als PDF-Download erwerben können:


1	Design for reliability of analog circuits in nanometer CMOS technology Autoren: Gielen, Georges; Maricau, Elie; Wit, Pieter De

2	XP-SISR: Eingebaute Selbstdiagnose f ür Schaltungen mit Prüfpfad Autoren: Elm, Melanie; Wunderlich, Hans-Joachim

3	Selbstreparatur durch Regularisierung von Logik-Strukturen Autoren: Koal, T.; Scheit, D.; Vierhaus, H. T.

4	Verbesserung der Strahlentoleranz von FPGAs für Experimente der Hochenergiephysik Autoren: Gebelein, Jano; Engel, Heiko; Kebschull, Udo

5	Anwendungsbezogene Analyse der Robustheit von Digitalen Schaltungen Autoren: Sülflow, André; Frehse, Stefan; Fey, Görschwin; Drechsler, Rolf

6	Robustheitsanalyse stark fehlersicherer Schaltungen mit SAT-basierter Testmustererzeugung Autoren: Hunger, Marc; Hellebrand, Sybille; Czutro, Alexander; Polian, Ilia; Becker, Bernd

7	Degradierbare Switches für fehlertolerante Networks-on-Chip Autoren: Kohler, Adan; Radetzki, Martin

8	Comparison of 4 Reliability Prediction Approaches for realistic failure rates of electronic parts required for Safety & Reliability Analysis Autoren: Hoppe, Wolfgang; Schwederski, Patrick

9	Metric-Driven Validation and Verification of Software for Embedded Systems Autoren: Winterholer, Markus

10	Basic design challenges for logical gates using non-standard technologies or circuit concept approaches Autoren: Amar, Ahmed; Glauert, Wolfram H.

11	Entwurfsmethodik für einen Multi-Design-Rule Via-Testchip Autoren: Kohlert, D.; Holmer, R.

12	Statistische Parasitics-Extraktion und Crosstalk-Noise Autoren: Heinig, Andy; Sohrmann, Christoph

13	Analyse und Optimierung von fehlertoleranten Eingebetteten Systemen mit gehärteten Prozessoren Autoren: Izosimov, Viacheslav; Polian, Ilia; Pop, Paul; Eles, Petru; Peng, Zebo

14	Alterungsanalyse digitaler Schaltungen auf Gatterebene Autoren: Lorenz, Dominik; Georgakos, Georg; Schlichtmann, Ulf

15	Logisch-statistische Simulation mit Temperatur- und Spannungskartierung zur Vorhersage von Variations- und Alterungseffekten Autoren: Helms, Domenik; Hylla, Kai,; Nebel, Wolfgang

16	Neue Herausforderungen an die Verdrahtungsvorhersage beim 3D-Layoutentwurf Autoren: Meister, Tilo; Lienig, Jens

17	Automatische Generierung hierarchischer Platzierungsregeln für analoge integrierte Schaltungen Autoren: Eick, M.; Strasser, M.; Gräb, H.; Schlichtmann, U.

18	Test in der Produktentwicklung Autoren: Engleitner, Sven

19	Optimales, skalierbares Ressourcenmanagement für modulare, gemischt analog-digitale Testsysteme Autoren: Uygur, Gürkan; Lu, Ping; Glaser, Daniel; Weichslgartner, Susanne; Helmreich, Klaus; Sattler, Sebastian; Lechner, Armin; Brenneke, Andreas

20	Laser Scanner Lokalisierungsmethode für die schnelle Analyse von DRAM Komponenten Autoren: Versen, Martin; Schramm, Achim; Schnepp, Jan; Hoch, Sascha; Vikas, Tapan; Diaconescu, Dorina

21	Walshfunktionen für das Testen von Mixed-Signal Schaltungen Autoren: Tchegho, Aurelien; Gräb, Helmut; Sattler, Sebastian

22	Techniken zur nachweislich vollständigen Verifikation von komplexen Schaltungen – neue Ansätze und Erfahrungen Autoren: Formann, Johannes; Kimmeskamp, Thorsten; Echtle, Klaus; Tappe, Dominik; Weinberger, Katharina; Bulach, Slava; Mittag, Maximilian

23	Increasing Test Quality and Device Reliability by Test Simulation Autoren: Lu, Ping; Glaser, Daniel; Uygur, Guerkan; Weichslgartner, Susanne; Helmreich, Klaus; Lechner, Armin

24	Neue Teststrukturen zur Messung von Matching und Alterung an MOS-Transistoren Autoren: Meister, Michael; Nuernbergk, Dirk

25	Entwurfsregeln für integrierte SRAM Speicher zur Unterdrückung von Multi-Bit Fehlern in sub-100nm CMOS Technologien Autoren: Georgakos, Georg; Borucki, Ludger; Gawlina, Yvonne

26	Zero Defect: Anforderungen an Prozesse und IT-Systeme oder: Zuverlässigkeit durch Entwurf, notwendig aber nicht hinreichend Autoren: Montino, Ralf

GMM ; VDE ; VDI ; ITG

Zuverlässigkeit und Entwurf (GMM-FB 61)

Seite empfehlen