

## Inhaltsverzeichnis

Hinweis: Inhalte, die weiterführend herausforderndere und schwierigere Themen aufgreifen, sind vorrangig für bereits erfahrene Leser bestimmt und können bei einer ersten Befassung durchweg übersprungen werden. Gestuft für zunehmende Herausforderung sind sie mit (<sup>†</sup>) oder mit (<sup>††</sup>) gekennzeichneten.

1.	Einführung .....	11
1.1	Hintergrund.....	11
1.2	Methodik – wozu ein weiteres Lehrbuch <i>Digitaltechnik</i> ? .....	12
1.3	Lehrmittel und Lernziele für eine breite Leserschaft .....	15
1.4	Überblick über die Inhalte des Buchs.....	18
2.	Bausteine, grundlegende Konzepte und Verfahren .....	19
2.1	Begriffe, Bausteine und Elemente .....	19
2.2	Basis-Verknüpfungen und -Operatoren, Notation.....	21
2.3	Methoden der Schaltungsanalyse .....	27
2.3.1	Überführung Schaltungsdiagramm $\Rightarrow$ boolescher Ausdruck .....	27
2.3.2	Überführung boolescher Ausdruck $\Rightarrow$ Schaltungsdiagramm .....	27
2.3.3	Überführung boolescher Ausdruck $\Rightarrow$ Wertetabelle.....	28
2.3.4	Überführung Wertetabelle $\Rightarrow$ boolescher Ausdruck.....	28
2.3.5	Überführung Schaltungsdiagramm $\Rightarrow$ Wertetabelle.....	29
2.3.6	Überführung Signaldiagramm $\Rightarrow$ Wertetabelle bzw. Wertetabelle $\Rightarrow$ Signaldiagramm.....	30
2.3.7	Kleine Übungen .....	31
2.4	Umformung und Vereinfachung von booleschen Ausdrücken .....	31
2.4.1	Verfahren der Booleschen Algebra.....	31
2.4.1.1	Beispiel zur konjunktiven (AND, $\wedge$ ) Verknüpfung ( <sup>†</sup> ).....	34
2.4.1.2	Beispiel zur Umformung der XOR-Operation .....	34
2.4.1.3	Beispiel zur Umformung der Äquivalenz-Operation .....	35
2.4.1.4	Weitere Umformungsübungen .....	36
2.4.2	Verfahren nach Karnaugh-Veitch (KV-Verfahren) .....	37
2.4.2.1	Vollkonjunktion und ODER-Normalform .....	37
2.4.2.2	KV-Diagramm .....	38
2.4.2.3	Päckchen .....	40
2.4.2.4	Vereinfachungsregeln mit Päckchen.....	40
2.4.2.5	Erweiterung auf fünf und mehr Variable ( <sup>††</sup> ) .....	42
2.4.2.6	Don't Cares .....	42
2.4.2.7	Zusammenfassung KV-Vereinfachungsverfahren .....	44

2.4.3 Übungen und Zusammenfassung Kapitel 2.4 .....	44
2.4.3.1 Übungen .....	45
2.4.3.2 Gesamtdarstellung der Umformungs- und Über- führungsverfahren, am Beispiel von 3 Variablen.....	46
3. Spezielle Kodierungen und ihre Anwendung .....	47
3.1 Binär-Kodierungen von Zahlenwerten, Addition und Subtraktion.....	47
3.1.1 Darstellung von natürlichen Zahlenwerten .....	47
3.1.1.1 Umwandlung Polyadische Kodierung mit Basis der Form $2^n \Rightarrow$ Polyadische Kodierung mit Basis der Form $2^m$ .....	49
3.1.1.2 Umwandlung Polyadische Kodierung $\Rightarrow$ Dezimalwert $D$ .....	50
3.1.1.3 Umwandlung Dezimalwert $D \Rightarrow$ Polyadische Kodierung.....	50
3.1.2 Darstellung von rationalen Zahlenwerten .....	51
3.1.3 Additionsverfahren in Dual-Kodierung .....	52
3.1.4 Darstellung und Verarbeitung von negativen rationalen Zahlenwerten...54	54
3.1.4.1 Zweier-Komplement mit Vorzeichen.....	54
3.1.4.2 Subtraktion mittels Zweier-Komplement <i>mit</i> Vorzeichen ( $\dagger$ ).....	56
3.1.4.3 Vier-Quadranten-Addition mittels Zweier-Komplement <i>mit</i> Vorzeichen ( $\ddagger$ ) .....	57
3.1.4.4 Subtraktion mittels Zweier-Komplement <i>ohne</i> Vorzeichen .....	58
3.1.4.5 Zusammenfassende Hinweise zur Addition und Subtraktion von 2K <i>mit</i> Vorzeichen und <i>ohne</i> Vorzeichen.....	60
3.1.4.6 Darstellung negativer Zahlenwerte als vorzeichenbehaftete Dualzahl (Signed-Binary) ( $\ddagger\ddagger$ ) .....	60
3.1.4.7 Darstellung negativer Zahlenwerte als Offset-Binary ( $\ddagger\ddagger$ ) .....	61
3.1.4.8 Einer- und Zweier-Komplement in HEX-Kodierung.....	62
3.2 Weitere Binärkodierungen .....	63
3.2.1 Binary Coded Decimal (BCD) .....	63
3.2.2 Einschrittige Codes (Gray Code) .....	65
3.2.3 Zusammenfassung numerische Binär-Codes ( $\dagger$ ) .....	66
3.2.4 Gleitkomma-Kodierung ( $\ddagger\ddagger$ ) .....	67
3.2.5 Alpha-numerische Kodierung .....	69
3.2.6 Grafische Kodierung .....	69
3.2.6.1 Strich- oder Balken-Codes ( $\dagger$ ).....	69
3.2.6.2 Farb-Kodierung ( $\dagger$ ) .....	71
3.2.6.3 Matrix-Codes, 2 und 3D Codes .....	71
3.2.7 Redundante und Disparity-Kodierung ( $\ddagger\ddagger$ ) .....	73
3.2.8 Überführung von nicht-digitalen in digitale Werte ( $\dagger$ ) .....	74
3.2.8.1 Kodierung analoger (kontinuierlicher) Messwerte ( $\ddagger\ddagger$ ).....	74
3.2.8.2 Winkelwert-Kodierung ( $\dagger$ ).....	80
3.3 Einige Grundlagen aus der Kombinatorik ( $\dagger$ ) .....	81

4	Entwurf kombinatorischer Schaltungen an Beispielen.....	87
4.1	Lichtschrankenschaltung .....	88
4.1.1	Zufahrtskontrolle .....	88
4.1.2	Füllstandanzeige .....	91
4.2	Code-Wandler-Schaltungen.....	93
4.2.1	Code-Wandler Eins-aus-X oder One-Hot.....	93
4.2.2	Weitere Beispiele für Eins-aus-X oder One-Hot-Kodierung.....	96
4.2.3	Übungsaufgabe Code-Wandler für Segment-Anzeige.....	97
4.3	Auswahlschaltungen (MUX) und Verzweigungsschaltungen (DEMUX).....	98
4.3.1	Multiplexer und Demultiplexer .....	98
4.3.2	Multiplexer .....	99
4.3.2.1	Elementare 1-Bit-Auswahlschaltung (MUX) .....	99
4.3.2.2	2×2-Bit-nach-1×2-Bit-MUX .....	100
4.3.2.3	4×1-Bit-nach-1×1-Bit-MUX .....	100
4.3.2.4	4×2-Bit-nach-1×2-Bit-MUX ( <sup>†</sup> ) .....	101
4.3.2.5	Weitere MUX-Konfigurationen ( <sup>††</sup> ).....	101
4.3.3	Demultiplexer .....	102
4.3.3.1	Elementare 1-Bit-Verzweigungsschaltung (DEMUX) .....	102
4.3.3.2	1×2-Bit-nach-2×2-Bit-DEMUX.....	103
4.3.3.3	1×1-Bit-nach-4×1-Bit-DEMUX.....	104
4.3.3.4	1×2-Bit-nach-4×2-Bit-DEMUX ( <sup>†</sup> ).....	104
4.3.3.5	1×2-Bit-nach-16×2-Bit-DEMUX ( <sup>†</sup> ).....	104
4.3.4	Simulation und Testung .....	105
4.3.5	Zusammenfassung .....	106
4.4	Fehlerkodierung.....	108
4.4.1	Parität und Paritäts-Bits .....	109
4.4.1.1	Parität und XOR .....	110
4.4.1.2	Fehlererkennung mit zeilenweiser Paritätsbestimmung (Zeilenprüfung) .....	110
4.4.1.3	Fehlererkennung und -korrektur mit Paritätsbestimmung im Block (Blockprüfung) .....	111
4.4.1.4	Redundanz.....	112
4.4.2	Hamming-( $n,k$ )-Kodierung .....	113
4.4.2.1	Bestimmung der Paritäts-Bits (Encoder) .....	113
4.4.2.2	Überblick über das gesamte Verfahren .....	114
4.4.2.3	Fehlereintrag .....	115
4.4.2.4	Decoder .....	117
4.4.2.5	Fehlerberechnung ( <sup>†</sup> ) .....	118
4.4.2.6	Fehlerkorrektur ( <sup>†</sup> ).....	120
4.4.2.7	Gesamtschaltung ( <sup>†</sup> ) .....	120
4.4.2.8	Allgemeine Anmerkungen zur Hamming-( $n,k$ )-Kodierung .....	121

5.	Speicherbasierte und sequenzielle Schaltungen.....	123
5.1	Grundlagen, Bausteine und Methoden der Schaltungsentwicklung .....	123
5.1.1	Bistabile Kippschaltungen .....	123
5.1.2	Dominanz-Vorschaltungen .....	126
5.1.3	Takt-Kontrolle .....	127
5.1.4	Tabellendarstellung für Flipflops.....	129
5.1.5	Charakteristische Flipflop-Bedingung .....	131
5.1.6	Die wichtigsten Typen flankengesteuerter Flipflops.....	132
5.1.6.1	Umwandlung einer Flipflop-Funktion in eine andere (†) .....	135
5.1.6.2	Verfahren für Flipflop-Funktions-Umwandlungen (†) .....	135
5.1.7	Vergleich Taktzustandssteuerung und Taktflankensteuerung beim D-Flipflop.....	136
5.2	Zähler und einfache Automaten.....	139
5.2.1	Zähler .....	140
5.2.1.1	Synchroner 2-Bit-Dual-Vorwärtszähler .....	141
5.2.1.2	Verfahrensschritte für 2-Bit-Dual-Vorwärtszähler.....	141
5.2.1.3	Übung Gray-Vorwärtszähler .....	143
5.2.1.4	Übung 2-Bit-Dual-Vorwärtszähler mit SR-Flipflops (†) .....	145
5.2.1.5	Übung 2-Bit-Dual-Vorwärtszähler mit TH-Flipflops (†).....	146
5.2.1.6	Übung 3-Bit-Dual-Vorwärtszähler.....	147
5.2.1.7	Mehr-Bit-Dual-Vorwärtszähler .....	148
5.2.1.8	Kaskadierte Mehr-Bit-Dual-Zähler .....	148
5.2.2	Dual-Rückwärtszähler.....	149
5.2.3	Zähler mit erweiterten Funktionen.....	151
5.2.4	Automaten (†) .....	154
5.2.4.1	Überblick .....	154
5.2.4.2	Tabellenverfahren.....	155
5.2.4.3	Beispiel Eingabe-Sperr- und Synchronisier-Schaltung .....	156
5.2.4.4	Übungen .....	159
5.2.5	Asynchrone Zähler .....	159
5.2.5.1	Asynchroner Dual-Rückwärtszähler .....	160
5.2.5.2	Asynchroner Dual-Vorwärtszähler.....	161
5.2.5.3	Setz- und Rücksetzmöglichkeiten .....	162
5.2.5.4	Verzögerungseffekt und Clock Skew .....	163
5.3	Frequenzteiler .....	163
5.4	Schieberegister.....	165
5.4.1	Seriell-serielle Datenspeisung mit $n$ -Takt-Verzögerung.....	166
5.4.2	Seriell-parallele Datenspeisung.....	167
5.4.3	Parallel-serielle Datenspeisung .....	168
5.4.4	Ringschieberegister .....	170

5.5 Speicherregister .....	171
5.6 Speicher-Schieberegister ( $\dagger$ ) .....	171
5.7 Speicher-Architektur .....	172
5.7.1 1-Bit-Speicher-Element .....	173
5.7.2 Speicher-Kaskadierung, Busse, Bus-Breiten und Ansteuerung .....	174
5.7.3 16×4-Bit-Speicher-Architekturen .....	175
5.7.4 Adress-Enkodierung und Adress-Dekodierung .....	176
5.7.5 4×1-Bit-Speicherzelle .....	178
5.7.6 Speicher-Erweiterung, 16×8-Bit- und 32×4-Bit-Speicher .....	179
5.7.7 Gegenüberstellung Random-Access-Memory (RAM) und Read-Only-Memory (ROM) .....	180
5.7.8 Realisierung von Digitalschaltungen auf Speicher-Basis ( $\dagger$ ) .....	181
6. Weiterführende Anwendungen .....	183
6.1 Rechenwerke .....	183
6.1.1 Addition .....	184
6.1.1.1 Halbbaddierer .....	184
6.1.1.2 Volladdierer .....	185
6.1.1.3 Ripple-Carry-Addierwerk .....	186
6.1.2 Subtraktion ( $\dagger$ ) .....	187
6.1.2.1 Halbsubtrahierer .....	188
6.1.2.2 Vollsubtrahierer .....	188
6.1.2.3 Ripple-Borrow-Subtrahierwerk .....	189
6.1.3 Addier-Subtrahierwerke ( $\ddagger$ ) .....	190
6.1.4 Kleinprojekt ALU ( $\dagger$ ) .....	191
6.1.5 Komparator .....	192
6.1.5.1 1-Bit-Komparator .....	192
6.1.5.2 Mehr-Bit-Komparator ( $\dagger$ ) .....	192
6.1.6 Serielle Rechenwerke .....	194
6.1.6.1 Serielles Addierwerk .....	195
6.1.6.2 Seriell-paralleles Addierwerk ( $\dagger$ ) .....	196
6.1.6.3 Serielles Subtrahierwerk ( $\ddagger$ ) .....	196
6.1.6.4 Serieller Komparator ( $\dagger$ ) .....	197
6.1.7 Multiplikation .....	198
6.1.7.1 Rückblick Dezimal-Multiplikation .....	198
6.1.7.2 1-Bit×1-Bit-Dual-Multiplikation .....	199
6.1.7.3 Mehr-Bit-Dual-Multiplikation .....	199
6.1.7.4 2-Bit×2-Bit-Dual-Multiplikation ( $\dagger$ ) .....	200
6.1.7.5 Bit-Schiebe-Multiplikation .....	201
6.2 Signalgenerierung .....	203
6.2.1 Akkumulator .....	203

6.2.2	Sägezahn .....	205
6.2.3	Einfacher speicherbasierter digitaler Funktionsgenerator ( <sup>†</sup> ) .....	206
6.2.3.1	Kleinprojekt Sinus-Signalgenerator ( <sup>††</sup> ) .....	207
6.2.4	Pulsweiten-Modulation (PWM) .....	207
6.2.4.1	Kleinprojekt PWM-Generator ( <sup>††</sup> ) .....	209
7.	Hinweise und Lösungen zu den Übungen.....	210
8.	Stichwortverzeichnis.....	250