

Inhaltsverzeichnis

Keynotes 7

Abschätzungsverfahren und Optimierung

Moderator: Martin Radetzki, Universität Stuttgart

1 Area Estimation Framework for Digital Hardware Design Using Machine Learning 8
 J. Froemmer^{1,2}, Y. Gowayed^{1,2}, N. Bannow¹, W. Kunz², Ch. Grimm², K. Schneider²
¹Robert Bosch GmbH, Stuttgart; ²Technische Universität Kaiserslautern

2 Design-Time System-On-Chip Memory Optimization 18
 M. Strobel, M. Radetzki, Universität Stuttgart

Modellierung und Analyse

Moderator: Wolfgang Müller, Heinz-Nixdorf-Institut Paderborn

3 Capturing Neural-Networks as Synchronous Dataflow Graphs 19
 D. Lünemann, Carl von Ossietzky Universität Oldenburg; M. Fakih K. Grüttner, OFFIS, Oldenburg

4 Towards Virtual Prototyping of Electrically Active Implants Using SystemC-AMS 29
 J. Heller, C. Niemann, F. Plocksties, Ch. Haubelt, D. Timmermann, Universität Rostock

5 jAADD: A Library for Symbolic Analysis of Hybrid Systems 37
 C. Grimm, C. Zivkovic, Technische Universität Kaiserslautern

6 Model-based Analysis of Sensor-Subsystems Using Scenario-Aware Dataflow Graphs 42
 J. Rudolf, F. Grützmacher, C. Haubelt, Universität Rostock

Echtzeit

Moderator: Daniel Große, Universität Bremen

7 Erweiterter modellbasierter Entwurf eines selektiven und konfigurierbaren Echtzeit-kommunikationssystems 51
 M. Rieß, F. Slomka, Universität Ulm

8 A Hard Real Time Demonstrator for Dynamic Ticks and Timed SCCharts 61
 A. Boysen, A. Schulz-Rosengarten, R. von Hanxleden, Christian-Albrechts-Universität zu Kiel

9 Echtzeitanomalien: Automatisiertes Testen der Zuverlässigkeit realer Systeme mit Hilfe von Zeit-Fault Injection 65
 M. Brand, A. Mayer, Infineon Technologies AG, Neubiberg; F. Slomka, Universität Ulm

Verifikation und Coverage

Moderator: Wolfgang Müller, Heinz-Nixdorf-Institut Paderborn

10 Properties of Invariants and Induction Lemmata	74
M. Köhler, F. Hasselwander, K. Schneider, Technische Universität Kaiserslautern	
11 A Verification Approach for Programmable Logic Controllers	84
B. Elfatih, M. Sauppe, U. Heinkel, Technische Universität Chemnitz	
12 Efficient Binary-Level Coverage Analysis (Abstract)	87
M. Ammar Ben Khadra, D. Stoffel, W. Kunz, Technische Universität Kaiserslautern	

Fehleranalyse

Moderator: Christoph Grimm, Technische Universität Kaiserslautern

13 Error Analysis for Loop Programs Using Anytime Instructions in Approximate Computing	91
O. Keszocze, M. König, M. Brand, J. Teich, Friedrich-Alexander-Universität Erlangen-Nürnberg	
14 Fuzz-Testing RISC-V Simulators	95
V. Herdt, D. Große, R. Drechsler, Universität Bremen & DFKI GmbH, Bremen	
15 A Scalable Platform for QEMU Based Fault Effect Analysis for RISC-V Hardware Architectures	97
P. Adelt, B. Koppelman, W. Müller, C. Scheytt, Universität Paderborn	
16 A Framework to Compute Transient Performances of 3D NoCs under Faults in Links and TSVs	105
J. Hou, M. Radetzki, Universität Stuttgart	