Robuster analoger Schaltungsentwurffür Sub-100nm Prozesstechnologien mittels statistischer Methoden

Abstract:
Dieser Beitrag diskutiert einen alternativen Weg, Qualität und Ausbeute von Analogschaltungen in künftigen Low-Cost Prozessen zu verbessern. Am Beispiel eines 1024-stufigen digitalen Potentiometers wird demonstriert, wie mittels eines speziellen Entwurfsansatzes die störenden Auswirkungen der vorhandenen Pararneterschwankungen auf die Schaltungsfunktion verringert werden können. Es wird erwartet, dass sich dieser Ansatz auch auf andere Bereiche der HF- und Analogschaltungstechnik übertragen lässt. Im Vergleich zur konventioneller Schaltungstechnik, der die relative Zunahme der Prozessschwankungen erhebliche Probleme bereitet, sind einige spezielle, bisher wenig beachtete Schaltungstopologien in der Lage diese Schwankungen zu Lasten der Schaltungskomplexität in einen Gewinn an Genauigkeit einzutauschen. Das vorgestellte Beispiel, ein digitales Potentiometer, erreicht ohne Kalibrierung in einem 65 nm CMOS Prozess eine Linearität von 10 Bit im kompletten Temperaturbereich von -40 bis 135 °C. Die ersten Messergebnisse enthalten genügend Hinweise, um bei Bedarf eine weitere Verbesserung mindestens um den Faktor 4 in Richtung 12 Bit zu ermöglichen.