Analog-Assertions mit Verilog-A – Beispielbibliothek und Erfahrungen in Design und Verifikation

Abstract:
Im Beitrag werden die Erfahrungen mit Assertions im analogen Chip-Design beschrieben. Im Digitaldesign sind Assertions seit Jahren Stand der Technik und werden intensiv verwendet. Um diese Ideen und Ansätze auf das Analogdesign zu übertragen wurde eine Verilog-A-Bibliothek von analogen Assertions entwickelt und eingesetzt. Es zeigt sich das Analog-Assertions sowohl im Design als auch in der Verifikation hilfreich und effektiv sind. Mit Hilfe der vorgestellten Bibliothek können Analogdesigner auch ohne tiefe Kenntnisse von Verhaltensmodelierung Assertion-Vorteile wie einfachere Fehlersuche und bessere Kommunikation über Schnittstellen nutzen. Der Ansatz zur Bibliothek ist ein pragmatischer, mit Fokus auf einfache Anwendbarkeit, Flexibilität und auf Assertions die wirklich typische Designfehler adressieren – weniger darauf die Analogverifikation vollständig zu automatisieren. Durch die Verwendung von Verilog-A kann praktisch jeder Designer die Bibliothek in seiner Analog- und Mixed-Signal-Designumgebung nutzen, wenn es auch einige Einschränkungen bestehen, die man z.B. durch modernere Verhaltenssprachen wie Verilog-AMS eliminieren könnte. Generell ist es im Analogdesign auch schwerer die Assertions direkt dem DUT zuzuordnen unabhängig von der Testbench.