Analyse selbstprüfender Schaltungen – Nachweis von Fehlersicherheit und Selbsttestbarkeit mit ATPG

Conference: Zuverlässigkeit und Entwurf - 2. GMM/GI/ITG-Fachtagung
09/29/2008 - 10/01/2008 at Ingolstadt, Germany

Proceedings: Zuverlässigkeit und Entwurf

Pages: 8Language: germanTyp: PDF

Personal VDE Members are entitled to a 10% discount on this title

Authors:
Hunger, Marc; Hellebrand, Sybille (Datentechnik EIM-E, Universität Paderborn, Paderborn, Deutschland)

Abstract:
Derzeitige und zukünftige Technologien unterliegen zunehmend Parameterschwankungen und werden anfälliger gegenüber externen Störungen. Transiente Fehler beschränken sich nicht mehr nur auf Speicher, sondern betreffen vermehrt auch Kombinatorik. Damit wird ein robuster Entwurf notwendig, um die Zuverlässigkeit des Systems zu gewährleisten. Beispiele hierfür sind selbstprüfende Schaltungen, die mit Hilfe von Redundanzen Fehler während des Betriebs erkennen und kompensieren können. Da diese Fähigkeiten durch Synthese und Optimierung beeinflusst werden können, stellt diese Arbeit Methoden zum Nachweis der Fehlersicherheit und der Selbsttestbarkeit vor, die Algorithmen zur automatischen Testmustererzeugung (engl. Automatic Test Pattern Generation, ATPG) verwenden. Aus den Ergebnissen der Testerzeugung lassen sich zusätzlich Härtungsbedingungen ableiten, um die Fehlersicherheit zu erhöhen. Der vorgeschlagene Ansatz wird beispielhaft an einigen arithmetischen Schaltungen durchgeführt.