Fehlertoleranz in Networks-on-Chip mit Deflection Routing

Abstract:
Deflection Routing ist als kostengünstiger Routing-Mechanismus für Networks-on-Chip (NoC) bekannt, der es erlaubt, Switches ohne Nachrichtenpuffer einzusetzen. Als Teil der Nostrum-NoC-Architektur wurde Deflection Routing implementiert und in Hinsicht auf seine Leistungsfähigkeit in fehlerfreien Netzwerken untersucht. Aufgrund seiner Adaptivität kann dieses Routing-Verfahren tolerant gegenüber Fehlern in der Verbindungsinfrastruktur ausgelegt werden. Dieser Beitrag beleuchtet die erforderlichen Anpassungen, um auch im Fehlerfall die Abwesenheit von Deadlocks und Livelocks sicherzustellen, schlägt verschiedene Fehlermodelle vor und untersucht mittels deren Simulation in SystemC, wie stark Fehler die NoC-Performance beeinträchtigen. Die Adaption beruht auf funktionalen Modellen transienter und permanenter Fehler, wobei die Granularität des Fehlermodells entscheidend dazu beiträgt, Performanceverluste des NoC im Fehlerfall zu reduzieren.