Schaltverluste von Antriebsumrichtern mit SiC-JFETs

Conference: Internationaler ETG-Kongress 2011 -
11/08/2011 - 11/09/2011 at Würzburg, Deutschland

Proceedings: Internationaler ETG-Kongress 2011

Pages: 8Language: germanTyp: PDF

Personal VDE Members are entitled to a 10% discount on this title

Authors:
Köneke, Thies; Mertens, Axel (Institut für Antriebssysteme und Leistungselektronik, Leibniz Universität Hannover, Deutschland)

Abstract:
Durch das schnelle Schalten der SiC-JFETs im präsentierten Demonstrator eines Antriebswechselrichter konnten die Schaltverluste gegenüber herkömmlichen Umrichtern mit Si-IGBTs erheblich reduziert werden. Die steilen Schaltflanken des Wechselrichters erzeugen auf Grund von parasitären Kapazitäten Stromspitzen und hochfrequente Oszillationen in der Motorzuleitung und im Motor selbst, die zusätzliche Schaltverluste für das System bedeuten. Der Beitrag modelliert in einfacher Weise das Schaltverhalten der SiC-JFETs für rein induktive Lasten, gibt ein Berechnungsverfahren für die zusätzlichen Schaltverluste des Systems an und schätzt ab, ob diese in den Transistoren auftreten oder auf das System verteilt sind. Zahlreiche Messungen verifizieren diese physikalischen Modelle, decken aber auch praktische Probleme auf. Ein abschließender Vergleich von Schaltverlusten und Durchlassverlusten zeigt, dass bei einer niedrigen Schaltfrequenz von 4 kHz, die Schaltverluste eine untergeordnete Rolle spielen. Andererseits können bereits für eine Schaltfrequenz von 20 kHz bis zu 37 % der Gesamtverluste durch schnelles Schalten mit 20 kV/mys eingespart werden.