Zuverlässigkeit hochminiaturisierter Flip-Chip-Baugruppen mit Leiterplatten in Subtraktivtechnologie
Conference: Elektronische Baugruppen und Leiterplatten - EBL 2012 - Hochentwickelte Baugruppen in Europa - 6. DVS/GMM-Tagung
02/14/2012 - 02/15/2012 at Stuttgart, Deutschland
Proceedings: Elektronische Baugruppen und Leiterplatten - EBL 2012
Pages: 7Language: germanTyp: PDF
Personal VDE Members are entitled to a 10% discount on this title
Authors:
Dohle, Rainer; Friedrich, Thomas; Goßler, Jörg (Micro Systems Engineering GmbH, 95180 Berg/Oberfranken, Deutschland)
Georgiev, Georgi (KSG Leiterplatten GmbH, Gornsdorf, Deutschland)
Abstract:
Die ständig wachsende Anzahl von Funktionalitäten im System bei dessen gleichzeitiger Miniaturisierung, verbunden mit der Forderung nach einer höheren Zuverlässigkeit und Lebensdauer des Systems, erfordert neue technologische Lösungen. In dieser Arbeit wird die Zuverlässigkeit von Flip-Chip-Baugruppen mit im Wafer-Level-Solder-Sphere-Transfer-Prozess hergestellten Chips mit den Abmessungen 10 x 10 x 0,8 mm3 und einer Lotbumpgröße von 50 Mikrometern bzw. 60 Mikrometern Durchmesser untersucht, die ein Pitch von 100 Mikrometern oder kleiner ermöglichen. Zielsetzung der Arbeit ist der Nachweis, dass derartige hochminiaturisierte Baugruppen in Leiterplattentechnologie eine ausreichende Zuverlässigkeit und Lebensdauer aufweisen.