Poröses Silizium auf SOI Substraten

Conference: Mikrosystemtechnik 2013 - Von Bauelementen zu Systemen
10/14/2013 - 10/16/2013 at Aachen, Deutschland

Proceedings: Mikrosystemtechnik 2013

Pages: 4Language: germanTyp: PDF

Personal VDE Members are entitled to a 10% discount on this title

Authors:
Backes, A.; Patocka, F.; Walkoun, P.; Schmid, U. (Technische Universität Wien, Institut für Sensor- und Aktuatorsysteme, Abteilung Mikrosystemtechnik, Floragasse 7, 1040 Wien, Österreich)

Abstract:
In diesem Beitrag wird das Porösizieren des „Device Layers“ von „Silicon on Insulator“ Substraten mittels einem Edelmetall unterstützten, katalytischen Ätzvorganges untersucht. Aus Rasterelekronenmikroskopieaufnahmen werden Porentiefe und Form bei verschiedenen Ätzzeiten bestimmt, die durch die Silberpartikel im Silizium erzeugt werden. Ein Vergleich mit Ergebnissen von Standard-Siliziumwafern zeigt keinen Einfluss des vergrabenen Oxids auf das Ätzverhalten bis zu dem Zeitpunkt, bei dem die metallischen Partikel den Silizium-Oxid Übergang erreichen. Auf Grund der bevorzugten Bewegungsrichtung der Partikel parallel zum Silizium-Oxid Übergang in diesem Bereich als auch einer teilweisen kompletten Bewegungsumkehr wieder hin zur Waferoberfläche erlauben die Untersuchungen erste, grundlegende Voruntersuchungen in Bezug auf die Interaktion zwischen katalytisch aktivem Partikel und Silizium.