Herausforderungen der nächsten Generation von High-Speed Kommunikations- Anwendungen für die Leiterplattentechnologie

Conference: Elektronische Baugruppen und Leiterplatten – EBL 2016 - 8. DVS/GMM-Tagung
02/16/2016 - 02/17/2016 at Fellbach, Deutschland

Proceedings: GMM-Fb. 84: Elektronische Baugruppen und Leiterplatten – EBL 2016

Pages: 6Language: germanTyp: PDF

Personal VDE Members are entitled to a 10% discount on this title

Authors:
Tschoban, C.; Duan, X.; U. Maaß (Technische Universität Berlin, Deutschland)
Ranzinger, C. (Contac AG, Berlin, Deutschland)
Ndip, I.; Pötter, H.; Lang, K.-D. (Fraunhofer-Institut für Zuverlässigkeit und Mikrointegration, RF & Smart Sensor Systems (R3S), Gustav-Meyer-Allee 25, 13355 Berlin, Deutschland)

Abstract:
Im heutigen Zeitalter des „Internets der Dinge“ steigt die Datenmenge, welche von Servern verarbeitet werden muss, extrem schnell an. Dieser Anstieg sorgt für erhebliche Herausforderungen beim Design von Hochgeschwindigkeits-Serversystemen. Obwohl optische Lösungen für die Backplane Ebene schon vorhanden sind, nutzt die Industrie für diese Anwendung aus Kostengründen immer noch konventionelle Leiterplattentechnologie. Die Datenrate pro Übertragungskanal wird voraussichtlich in den nächsten Jahren von 10 Gbit/s auf 56 Gbit/s steigen. Der Einfluss von Effekten wie Fertigungstoleranzen, Oberflächenrauigkeit und Material-Dispersion steigen bei höheren Datenraten bzw. Frequenzen extrem an. Um den Herausforderungen hoher Datenraten gerecht zu werden, ist ein grundlegendes Verständnis der Auswirkungen dieser Effekte für die Nutzung der Leiterplatten-Technologie erforderlich. In dieser Veröffentlichung werden die Auswirkungen der Effekte auf Hochfrequenzsignale modelliert und durch Messungen validiert. Eine statistische Auswertung der Herstellungstoleranzen eines Standard PCB-Prozesses wird vorgestellt. Ausgehend von den Modellen, die dem heutigen Stand der Technik entsprechen, werden verschiedene grundlegende Effekte diskutiert. Auf Grundlage dieser Evaluation wird der Einfluss auf die Datenübertragung mit Geschwindigkeiten bis 56 Gbit/s diskutiert, die größten Herausforderungen für die Leiterplattentechnik für die nächste Generation von High Speed Systemen dargestellt und Designmaßnahmen zur Lösung aufgezeigt.