Power-Down-Synthese für analoge Schaltungen

Conference: Zuverlässigkeit und Entwurf - 9. ITG/GMM/GI-Fachtagung
09/18/2017 - 09/20/2017 at Cottbus, Deutschland

Proceedings: ITG-Fb. 274: Zuverlässigkeit und Entwurf

Pages: 2Language: germanTyp: PDF

Personal VDE Members are entitled to a 10% discount on this title

Authors:
Neuner, Maximilian; Graeb, Helmut (Lehrstuhl für Entwurfsautomatisierung, Fakultät für Elektro- und Informationstechnik, Technische Universität München, München, Deutschland)
Zwerger, Michael (Infineon Technologies AG, München, Deutschland)

Abstract:
Mobile Geräte, wie z. B. Smartphones und Tablets, finden eine weite Verbreitung. Deren Laufzeit ist jedoch durch Batterien und Akkumulatoren limitiert. Daher gewinnen Energiesparfunktionen moderner System-on-Chips immer mehr an Bedeutung. In analogen Schaltungen werden durch Power-Down-Netzwerke deren Biasströme im Ruhemodus abgeschaltet. Da jedoch die Schaltungskomplexität steigt, wird der fehlerfreie Entwurf des Power-Down-Modus immer herausfordernder und zeitintensiver. In diesem Beitrag wird ein Verfahren zur Power-Down-Synthese für analoge Schaltungen vorgestellt und beispielhaft für einen symmetrischen Transkonduktanzverstärkers erläutert.