Chip-Film Patch – Packaging Technologie zum Einbetten ungehäuster, funktionaler Siliziumchips in extrem dünne Folien

Conference: MikroSystemTechnik 2019 - Kongress
10/28/2019 - 10/30/2019 at Berlin, Deutschland

Proceedings: MikroSystemTechnik Kongress 2019

Pages: 4Language: germanTyp: PDF

Personal VDE Members are entitled to a 10% discount on this title

Authors:
Albrecht, Björn; Elsobky, Mourad; Moser, Matthias; Ferwana, Saleh; Harendt, Christine (Institut für Mikroelektronik Stuttgart, IMS CHIPS, Allmandring 30 a, 70569 Stuttgart, Deutschland)
Burghartz, Joachim (Institut für Mikroelektronik Stuttgart, IMS CHIPS, Allmandring 30 a, 70569 Stuttgart, Deutschland & Institut für Nano- und Mikroelektronische Systeme (INES), Pfaffenwaldring 47, 70569 Stuttgart, Deutschland)

Abstract:
Die hier präsentierte Chip-Film Patch (CFP) Technologie eignet sich hervorragend für die Herstellung von intelligenten, kompakten und flexiblen Systemen für den Bereich Industrie 4.0 und für die Medizintechnik. Dabei besticht sie besonders durch ihre Eigenschaften: Foliensystem mit einer Gesamtdicke von 50-70 µm, mit der Flexibilität einer Polymerfolie, als „Stand-alone“ Package für ungehäuste CMOS Chips, sowie als „Interposer“ für größere Foliensysteme. Ziel ist es, ähnlich wie auf einer Leiterplatte, alle aktiven und passiven Komponenten in einer Polymerfolie miteinander zu verdrahten und zusätzlich mit intelligenten, integrierten Sensoren zu vernetzen. In diesem Artikel wird ein auf der CFP-Technologie basierendes hybrides System-in-Folie (HySiF) durch Einbetten und Verbinden verschiedener CMOS-Chips demonstriert. Es stehen zwei Prozesslinien zur Verfügung: Bei der Prototypenlinie kann jede Fehlausrichtung der eingebetteten Chips durch einen intelligenten Lithografieschritt mit einem Laserdirektschreiber ausgeglichen werden. Alternativ dazu kann eine genaue Platzierung durch einen „Fineplacer“ in Kombination mit einem üblichen Maskenprozess gewählt werden. Der Vorteil dieser Linie liegt in der schnelleren Prozessierung und der dadurch resultierenden einfachen Hochskalierung in der Produktionsphase. Die CFP-Technologie führt zu deutlich höheren Verdrahtungsdichten und kleineren Padgrößen als in der Leiterplattentechnik üblich ist.