Prozessoptimierung mittels Fine-Placer für die Planarisierung der Topographie eingebetteter Chips in Polymerfolien

Abstract:
Unter Hybriden Systemen in Folie (HySiF) versteht man die Integration von ultradünnen Chips, beispielsweise Mikrokontroller in Kombination mit anderen elektronischen Komponenten wie Sensoren und Antennen in Polymerfolie. Das gesamte System ist mechanisch flexibel, und daher eignen sich HySiF hervorragend für die nächste Generation von Anwendungen im Bereich der flexiblen Elektronik. Die Chip-Film-Patch (CFP) Technologie ist für die Realisierung von HySiF speziell entwickelt worden. Diese Wafer-Level Prozessierung bietet die Möglichkeit, auf CMOSkompatiblen Anlagen die Prozessierung durchzuführen und so kleine Padgrößen (bis etwa 10 µm) zu kontaktieren. Der Prozessschritt Chip-Platzierung wurde mit Hilfe eines Fineplacer (Femo2, Finetech) weiterentwickelt. Die Ergebnisse einer Untersuchung zur topografischen Planarisierung und Charakterisierung eingebetteter Chips werden vorgestellt. Es wird gezeigt, dass das Einbetten mittels Spin-Coating Prozessen auf den in Kavitäten platzierten Chips einen konformen Polymerfilm erzeugt, wenn die Kavitätstiefe und Breite optimal definiert sind.