Automatischer Entwurf des Power-Down-Netzwerks für Analogschaltungen
Conference: MikroSystemTechnik 2019 - Kongress
10/28/2019 - 10/30/2019 at Berlin, Deutschland
Proceedings: MikroSystemTechnik Kongress 2019
Pages: 3Language: germanTyp: PDF
Personal VDE Members are entitled to a 10% discount on this title
Authors:
Neuner, Maximilian; Zwerger, Michael; Gräb, Helmut (Lehrstuhl für Entwurfsautomatisierung, TU München, Arcisstr. 21, 80333 München, Deutschland)
Abstract:
Der Power-Down-Modus analoger Schaltungen wird durch zusätzlich eingefügte Transistoren implementiert, welche die Ruheströme der Schaltung abschalten, falls diese gerade nicht für den Systembetrieb benötigt wird. Dadurch nimmt die Schaltung in diesem Modus keine Leistung auf. In dieser Arbeit wird eine Methode vorgestellt, welche den Power-Down-Modus einer Schaltung drei Entwurfsstrategien folgend automatisch konstruiert. Experimentelle Ergebnisse für einen voll-differentiellen Operationsverstärker mit Common Mode Feedback werden gezeigt.