Minimierung des thermischen Widerstands von SMT-Leistungsbauelementen auf Leiterplatten für Hochtemperaturanwendungen
Conference: Elektronische Baugruppen - Aufbau und Fertigungstechnik - Erfolg durch Innovation - 3. DVS/GMM-Fachtagung
02/08/2006 - 02/09/2006 at Seeheim, Germany
Proceedings: Elektronische Baugruppen - Aufbau und Fertigungstechnik - Erfolg durch Innovation
Pages: 6Language: germanTyp: PDF
Personal VDE Members are entitled to a 10% discount on this title
Authors:
Fasching, Martin (mfTEC, Altlengbach, Österreich)
Nicolics, Johann; Mündlein, Martin (TU-Wien, Institut für Sensor und Aktuatorsysteme, Wien, Österreich)
Abstract:
Es wurde die Entwärmung von SMD Leistungshalbleitern im D2PAK-Gehäuse für Hochtemperaturanwendungen untersucht. Die Bauteile sind auf FR4-Leiterplatten aufgelötet, wobei das Löt-Pad auf der Leiterplatte als ein Array mit "Thermal-Vias" ausgebildet ist. Die Thermal-Vias leiten die Verlustwärme des Bauelementes zur Unterseite der Leiterplatte ab. Eine Wärmeleitfolie zwischen der Leiterplattenunterseite und einem Kühlkörper übernimmt die Funktion der elektrischen Isolierung. Thermische Simulationen und Messungen dieser Anordnung wurden bei 150 °C Umgebungstemperatur und 80 °C Kühlkörpertemperatur durchgeführt. Die Ergebnisse zeigen gute Übereinstimmung. Es wurden verschiedene Pad-Geometrien mit unterschiedlicher Anzahl von Thermal-Vias (99, 143 und 224 Thermal-Vias), sowie drei verschiedene Wärmeleitfolien getestet. Eine Wärmespreizung durch Vergrößerung der Pad-Fläche auf der Leiterplatte gegenüber der Pad-Fläche des SMD-Bauteilkörpers bringt eine nennenswerte Verbesserung (3,5 K bei 3 W Verlustleistung).