Statistische Laufzeitmodellierung digitaler Gatter mittels analytischem Timing-Modell und Dichte-Transformationssatz

Abstract:
Für Sub-100nm Halbleiter-Technologien steigen die Schwankungen physikalischer Prozessparameter stetig an. Um diese Schwankungen bei der Timing Verifikation digitaler integrierter Schaltungen (ICs) bestmöglich zu berücksichtigen, wird die statistische statische Timing Analyse (SSTA) verwendet. Die zuverlässige Vorhersage der Chip Performance mittels SSTA ist nur mit Hilfe von genauen statistischen Gatterlaufzeit-Modellen möglich. In dieser Arbeit wird ein analytischer Ansatz vorgestellt, die Statistik von Gatterlaufzeiten ohne zeitaufwendige SPICE Monte-Carlo Simulationen zu bestimmen. Anhand kombinatorischer Grundgatter aus einer industriellen Bibliothek wird gezeigt, dass der durchschnittliche Fehler bzgl. Erwartungswert und Standardabweichung verglichen mit Monte-Carlo nur bei 0.8% bzw. 4.3% liegt bei einer Verkürzung der Rechenzeit um Faktor 600. Mit der analytischen Methode ergeben sich insbesondere für große Parameterschwankungen genauere Laufzeitabschätzungen gegenüber einem linearen Modell.