JTAG / Boundary Scan vs. In-Circuit Test

Conference: Elektronische Baugruppen und Leiterplatten - EBL 2008 - Systemintegration und Zuverlässigkeit - 4. DVS/GMM-Fachtagung
02/13/2008 - 02/14/2008 at Fellbach

Proceedings: Elektronische Baugruppen und Leiterplatten - EBL 2008

Pages: 6Language: germanTyp: PDF

Personal VDE Members are entitled to a 10% discount on this title

Authors:
Berger, Mario (GÖPEL electronic GmbH, Jena, Deutschland)

Abstract:
Vor nunmehr 17 Jahren verabschiedete das IEEE Konsortium – Institute of Electrical and Electronics Engineers – auf Basis eines Vorschlages der Joint Test Action Group (JTAG) mit dem Standard 1149.1 die Grundlage für ein neues digitales Testverfahren für elektronische Baugruppen, der Boundary Scan Technologie. Es findet seitdem große Verbreitung in vielen Bereichen der Elektroindustrie. Gerade bei den immer komplexer werdenden digitalen Baugruppen ist der Einsatz von Boundary Scan zur unausweichlichen Testmethode geworden. Nicht zuletzt ist dies der gestiegenen Kompaktheit der Gehäuseformen geschuldet, bei denen man mit dem In-Circuit Tester zunehmend an dessen physikalische Grenzen stößt. So ist zu erwarten, dass eines Tages Boundary Scan den In-Circuit Test als das elektrische Testverfahren für Baugruppen generell ablösen wird. Oder doch nicht?