Ein neuer Testchip zur Charakterisierung durch Packagingverfahren verursachter mechanischer Spannungen
Conference: Mikrosystemtechnik Kongress 2005 - Mikrosystemtechnik Kongress 2005
10/10/2005 - 10/12/2005 at Munich, Germany
Proceedings: Mikrosystemtechnik Kongress 2005
Pages: 4Language: germanTyp: PDF
Personal VDE Members are entitled to a 10% discount on this title
Authors:
Hirsch, Sören; Schmidt, Bertram (Otto-von-Guericke-Universität Magdeburg, Institut für Mikro- und Sensorsysteme, Postfach 4120, 39016 Magdeburg, Deutschland)
Abstract:
In diesem Beitrag wird eine neue Methode zur Abschätzung und Minimierung der durch Packagingverfahren hervorgerufenen mechanischen Spannungen vorgestellt. Um die im Siliciumtestchip auftretenden mechanischen Spannungen messtechnisch zu erfassen, werden eindiffundierte piezoresistive Halbleiterwiderstände genutzt. Die optimale Position zur Platzierung des Widerstandnetzwerkes wurde mit Hilfe der Finite-Elemente-Methode (FEM) ermittelt.