Herstellung integrierter passiver Komponenten auf Wafer-Ebene

Conference: MikroSystemTechnik - KONGRESS 2007
10/15/2007 - 10/17/2007 at Dresden

Proceedings: MikroSystemTechnik

Pages: 4Language: germanTyp: PDF

Personal VDE Members are entitled to a 10% discount on this title

Authors:
Zoschke, Kai; Reichl, Herbert (Fraunhofer IZM, Berlin, Deutschland)

Abstract:
In diesem Beitrag wird die Realisierung von integrierten passiven Komponenten mittels Dünnfilmtechnik auf Waferebene beschrieben. Zur Herstellung der passiven Komponenten werden abwechselnd Polymerlagen und Metalllagen von wenigen Mikrometern Dicke abgeschieden und strukturiert. Die verwendeten Prozesse basieren auf der am Fraunhofer IZM etablierten Mehrlagentechnologie, bei der Kupfer als Leitermaterial und Polymer als Isolationsmaterial verwendet werden. Die einzelnen Lagen und Strukturen werden dabei so ausgelegt, dass sich induktive, kapazitive und resistive Eigenschaften ergeben. Spulen und Widerstände sind in der beschriebenen Technologie bereits in größeren Wertebereichen realisierbar. Bedingt durch die Verwendung der Isolationsschicht des Dünnfilmaufbaus als Dielektrikum, welche eine relativ geringe Dielektrizitätskonstante aufweist, können die Kondensatoren derzeit nur relativ geringe Werte erzielen. Durch die lokale Einbringung von Isolationsmaterialien mit höherer Dielektrizitätskonstante kann die Kapazitätsdichte jedoch stark erhöht werden. Die vielfältigen Anwendungsbereiche, wie zum Beispiel die Integration passiver Komponenten als Zusatzelemente auf integrierten Schaltkreisen oder aber die Realisierung von Subkomponenten, in die gezielt passive Komponenten integriert werden, macht die Herstellung integrierter passiver Komponenten auf Waferebene zu einer Schlüsseltechnologie, mit der auch zukünftig die Miniaturisierung elektronischer Komponenten bei gleich bleibendem oder steigendem Funktionsumfang voran getrieben wird.