Eine neue Methode zur Untersuchung der durch AVT-Verfahren verursachten thermomechanischen Spannungen mittels eines Testchips

Conference: MikroSystemTechnik - KONGRESS 2007
10/15/2007 - 10/17/2007 at Dresden

Proceedings: MikroSystemTechnik

Pages: 4Language: germanTyp: PDF

Personal VDE Members are entitled to a 10% discount on this title

Authors:
Majcherek, S.; Leneke, T.; Ranzenberger, B.; Hirsch, S.; Schmidt, B. (Otto von Guericke Universität Magdeburg, Universitätsplatz 2, 39106 Magdeburg (Germany))

Abstract:
Um eine weitere Verkleinerung von Mikrosystemen bei steigender Funktionsdichte sicher zu stellen, wird die Aufbau- und Verbindungstechnik (AVT) mehr und mehr zu einer Schlüsseltechnologie. Immer komplexere Gehäuseaufbauten aus den unterschiedlichsten Materialkombinationen sind notwendig, um die Funktion der Bauteile zu ermöglichen. Die Folge ist eine erhöhte Beanspruchung durch verschiedene Schadmechanismen, wie zum Beispiel die durch die mangelnde Anpassung der thermischen Ausdehnungskoeffizienten der Materialien entstehenden thermomechanische Spannungen. Bei mangelnder Betrachtung dieser Mechanismen steigt die Gefahr der Zerstörung des Aufbaus und damit des vorzeitigen Ausfallens des gesamten Bauteils. Mit Hilfe der Finiten Elemente Methode wurden die beim anodischen Bonden entstehenden thermomechanischen Spannungen untersucht. Dabei zeigte sich, dass die geometrischen Parameter der zu verbindenden Komponenten einen großen Einfluss auf die entstehenden Spannungen haben, und dass sich bei Berücksichtigung dieser Erkenntnisse in der Designphase eines mikrosystemtechnischen Bauteils die entstehenden Spannungen und somit die Gefahr eines vorzeitigen Ausfalls erheblich reduzieren lassen. Aus den Simulationsergebnissen alleine lassen sich aufgrund von zum Teil unbekannten Materialparametern und Randbedingungen unmöglich ausreichenden Erkenntnisse über das thermomechanische Verhalten des Aufbaues erlangen. Deshalb wurde für die Validierung der Simulationsergebnisse ein Testchip entworfen und hergestellt. Mit diesem ist es möglich die während des Aufbauprozesses entstandenen Spannungen zu messen. Die Simulationsergebnisse und die Messwerte des Testchips zeigen Übereinstimmung, wodurch diese Methode nun auch für neue AVT-Verfahren mit spritzgegossenen Schaltungsträgern bei der 3D MID-Technologie (moulded interconnect devices) eingesetzt werden kann und deren Entwicklung und Optimierung nachhaltig vereinfacht.