Statische Laufzeitanalyse digitaler Schaltungen mittels Analogsimulationen

Konferenz: ANALOG '06 - 9. ITG/GMM-Fachtagung
27.09.2006 - 29.09.2006 in Dresden, Germany

Tagungsband: ANALOG '06

Seiten: 5Sprache: DeutschTyp: PDF

Persönliche VDE-Mitglieder erhalten auf diesen Artikel 10% Rabatt

Autoren:
Bargfrede, Jens; Mirbeth, Michael (Infineon Technologies AG, München, Bundesrepublik Deutschland)

Inhalt:
In heutigen CAD-Umgebungen ist das Hilfsmittel der statischen Laufzeitanalyse (englisch „Static Timing Analysis“, kurz STA) ein wichtiger Bestandteil der Verifikation des Zeitverhaltens großer digitaler Schaltungen. Wegen der hohen Kosten von Entwurfsiterationen ist es entscheidend, dass das vom benutzten, meist kommerziellen CAD-Programm berechnete Zeitverhalten im Rahmen einer gewissen Toleranz zuverlässig und genau ist. Um dies an großen Schaltungen überprüfen zu können, ist ein STA-Referenzprogramm basierend auf einem Analogsimulator entwickelt worden, mit dem sowohl andere STA-Programme als auch Bibliotheken sowie deren Zusammenspiel hochgenau analysiert werden können.