Entwurf von LVDS-I/O-Zellen für 1.25 Gb/s in einer 0.35 µm CMOS-Technologie

Konferenz: ANALOG '06 - 9. ITG/GMM-Fachtagung
27.09.2006 - 29.09.2006 in Dresden, Germany

Tagungsband: ANALOG '06

Seiten: 6Sprache: DeutschTyp: PDF

Persönliche VDE-Mitglieder erhalten auf diesen Artikel 10% Rabatt

Autoren:
Reckziegel, Sven; Bunk, Gerd; Vogel, Uwe (Fraunhofer Institut Photonische Mikrosysteme (IPMS), Dresden, Germany)

Inhalt:
LVDS hat sich zu einem weit verbreiteten Schnittstellen-Standard für serielle Datenübertragung bis zu einigen Gbit/s entwickelt. Der momentan größte Einsatz der LVDS Technologie liegt im FPGA/ASIC-Design sowie bei Schnittstellen für Flachbildschirme (FPD-Link) und Computerperipherie (S-ATA, Ultra-SCSI). Dieser Bericht beschreibt Schaltungsstrukturen von LVDS-I/O-Zellen und die Grenzen der Implementierung in eine kostengünstige 0.35 µm CMOS-Technologie für eine Übertragungsrate bis 1.25 Gbit/s.