Analyse selbstprüfender Schaltungen – Nachweis von Fehlersicherheit und Selbsttestbarkeit mit ATPG

Konferenz: Zuverlässigkeit und Entwurf - 2. GMM/GI/ITG-Fachtagung
29.09.2008 - 01.10.2008 in Ingolstadt, Germany

Tagungsband: Zuverlässigkeit und Entwurf

Seiten: 8Sprache: DeutschTyp: PDF

Persönliche VDE-Mitglieder erhalten auf diesen Artikel 10% Rabatt

Autoren:
Hunger, Marc; Hellebrand, Sybille (Datentechnik EIM-E, Universität Paderborn, Paderborn, Deutschland)

Inhalt:
Derzeitige und zukünftige Technologien unterliegen zunehmend Parameterschwankungen und werden anfälliger gegenüber externen Störungen. Transiente Fehler beschränken sich nicht mehr nur auf Speicher, sondern betreffen vermehrt auch Kombinatorik. Damit wird ein robuster Entwurf notwendig, um die Zuverlässigkeit des Systems zu gewährleisten. Beispiele hierfür sind selbstprüfende Schaltungen, die mit Hilfe von Redundanzen Fehler während des Betriebs erkennen und kompensieren können. Da diese Fähigkeiten durch Synthese und Optimierung beeinflusst werden können, stellt diese Arbeit Methoden zum Nachweis der Fehlersicherheit und der Selbsttestbarkeit vor, die Algorithmen zur automatischen Testmustererzeugung (engl. Automatic Test Pattern Generation, ATPG) verwenden. Aus den Ergebnissen der Testerzeugung lassen sich zusätzlich Härtungsbedingungen ableiten, um die Fehlersicherheit zu erhöhen. Der vorgeschlagene Ansatz wird beispielhaft an einigen arithmetischen Schaltungen durchgeführt.