Analyse und Optimierung von fehlertoleranten Eingebetteten Systemen mit gehärteten Prozessoren
Konferenz: Zuverlässigkeit und Entwurf - 3. GMM/GI/ITG-Fachtagung
21.09.2009 - 23.09.2009 in Stuttgart, Germany
Tagungsband: Zuverlässigkeit und Entwurf
Seiten: 2Sprache: DeutschTyp: PDF
Persönliche VDE-Mitglieder erhalten auf diesen Artikel 10% Rabatt
Autoren:
Izosimov, Viacheslav; Eles, Petru; Peng, Zebo (Universität Linköping, Schweden)
Polian, Ilia (Universität Freiburg, Deutschland)
Pop, Paul (Technische Universität Lyngby, Dänemark)
Inhalt:
Wir stellen einen Ansatz zur Entwurfsoptimierung von fehlertoleranten harten Echtzeitsystemen vor, der Hardware- und Software-Fehlertoleranztechniken kombiniert. Es wird zwischen selektiver Härtung in Hardware und Prozessneuausführungen in Software abgewogen, um benötigte Fehlertoleranz zu geringst möglichen Kosten zu erreichen. Die vorgestellten Entwurfsoptimierungsheuristiken legen die fehlertolerante Architektur und Prozesszuordnung fest, so dass die Systemkosten minimiert, die Deadlines eingehalten und die Zuverlässigkeitsanforderungen erfüllt werden..