Techniken zur nachweislich vollständigen Verifikation von komplexen Schaltungen – neue Ansätze und Erfahrungen
Konferenz: Zuverlässigkeit und Entwurf - 3. GMM/GI/ITG-Fachtagung
21.09.2009 - 23.09.2009 in Stuttgart, Germany
Tagungsband: Zuverlässigkeit und Entwurf
Seiten: 8Sprache: DeutschTyp: PDF
Persönliche VDE-Mitglieder erhalten auf diesen Artikel 10% Rabatt
Autoren:
Formann, Johannes; Kimmeskamp, Thorsten; Echtle, Klaus; Tappe, Dominik (Universität Duisburg-Essen, Arbeitsgruppe Verlässlichkeit von Rechensystemen, 45141 Essen, Germany)
Weinberger, Katharina; Bulach, Slava; Mittag, Maximilian (Robert Bosch GmbH, GB Automotive Electronics, 72703 Reutlingen, Germany)
Inhalt:
Entwurfsfehler in Chips oder IP-Modulen können erheblichen wirtschaftlichen Schaden nach sich ziehen. Mittels vollständiger formaler Verifikation lassen sich diese rechtzeitig entdecken und damit beheben, bevor sie einen Schaden verursachen. In diesem Papier werden zwei verschiedene Vorgehensmodelle vorgestellt, um werkzeugunterstützt ein Modul vollständig zu verifizieren. Die mit diesen Vorgehensweisen gesammelten Erfahrungen werden präsentiert und diskutiert.