CMOS Stressmesssystem zur Charakterisierung von Belastungen auf MEMS Bauteile
Konferenz: MikroSystemTechnik - KONGRESS 2009
12.10.2009 - 14.10.2009 in Berlin
Tagungsband: MikroSystemTechnik
Seiten: 4Sprache: DeutschTyp: PDF
Persönliche VDE-Mitglieder erhalten auf diesen Artikel 10% Rabatt
Autoren:
Unterhofer, Katrin; Schreier-Alt, Thomas; Ansorge, Frank (Fraunhofer IZM, Mikromechatronische Systeme, Oberpfaffenhofen, Deutschland)
Schindler-Saefkow, Florian (Fraunhofer IZM, Micro Materials Center, Berlin, Deutschland)
Kittel, Hartmut (Robert Bosch GmbH, Chassis Systems Control, Abstatt, Deutschland)
Inhalt:
In diesem Paper zeigen wir den erfolgreichen Einsatz eines CMOS Stressmess-Chips zur Analyse des Stresseintrags auf MEMS Bauteile in Aufbau – und Verkapselungsprozessen sowie bei Zuverlässigkeitstests. Besonderes Augenmerk wird auf die Untersuchung des induzierten Stresseintrags durch die Transfer Molding Verkapselung mit Duroplast Material gelegt. Der Testchip wird zusätzlich in Studbump Prototypen Technologie aufgebaut und getestet. Parallele FEM-Simulationen der Belastungszustände zeigen eine gute Übereinstimmung mit den ermittelten Messergebnissen und verifizieren die Leistungsfähigkeit des Stressmesssystems.