Ausgewählte Prozess-Technologien für eine Chip zu Wafer Integration von MEMS und ASIC

Konferenz: MikroSystemTechnik - KONGRESS 2009
12.10.2009 - 14.10.2009 in Berlin

Tagungsband: MikroSystemTechnik

Seiten: 4Sprache: DeutschTyp: PDF

Persönliche VDE-Mitglieder erhalten auf diesen Artikel 10% Rabatt

Autoren:
Lange, Peter; Gruenzig, Sven; Marenco, Norman; Reinert, Wolfgang; Warnat, Stephan (Fraunhofer ISIT, 25524 Itzehoe, Deutschland)

Inhalt:
Im Rahmen des europäischen DAVID Projektes wurde am Beispiel eines oberflächenmikromechanischen Sensors eine weitere Miniaturisierung mikromechanischer Bauelemente im Zusammenhang mit der Integration mit einem ASIC untersucht. Dabei wurde der ISIT Pilot-Produktionsprozess für Inertialsensoren von 2 µm Minimal-Linienbreite bis auf 0,8 µm herunterskaliert. Außerdem wurde ein Face-to-Face Bondprozess untersucht, der die MEMS-Chip Vorderseite mit der aktiven Seite eines ASIC Wafers verbindet. Hierbei ist eine Vereinzelung der (offenen) Chips vor dem Bonden erforderlich. Sowohl für das Bonden als auch für das Vereinzeln der Chips sind einige technologische Herausforderungen zu bewältigen. Für das hermetische Verschließen wurde ein zweistufiger Bondprozess entwickelt, bei dem zunächst ein Die-Bonder einzelne MEMS-Chips auf leicht erhöhten Pads vorfixiert, bevor der komplette Wafer auf einem Wafer-Bonder hermetisch gebondet wird. Für das Aufbringen des Bondrahmens und der Kontakt- und Vorfixierungs-Strukturen auf dem Sensorwafer wurde der Standard-Fertigungsablauf um einen Hartmaskenprozess erweitert, um die galvanische Deposition mit der sub-µm-Strukturierung des Sensors kompatibel zu machen. Das Vereinzeln der offenen Sensorstrukturen wurde mittels Stealth-Dicing durchgeführt, einem neuartigen, laserbasierten Verfahren, das beim Trennen der Chips keine Partikel generiert.