Hochtemperaturtaugliche Chip-Substrat-Kontaktierung opto-elektronischer Bauelemente mittels Fineplacer-Verbindungstechnik (FpV)
Konferenz: Mikro-Nano-Integration - 2. GMM-Workshops
03.03.2010 - 04.03.2010 in Erfurt, Germany
Tagungsband: Mikro-Nano-Integration
Seiten: 5Sprache: DeutschTyp: PDF
Persönliche VDE-Mitglieder erhalten auf diesen Artikel 10% Rabatt
Autoren:
Kähler, Julian; Stranz, Andrej; Heuck, Nicolas; Fündling, Sönke; Palm, Gerhard; Waag, Andreas; Peiner, Erwin (TU Braunschweig/Institut für Halbleitertechnik, Braunschweig, Deutschland)
Inhalt:
Eine neuartige Verbindungstechnik für Hochtemperatur-Anwendungen bis mindestens 250 °C wird vorgestellt. Mit Hilfe eines modifizierten Fineplacers werden basierend auf dem Drucksinter-Verfahren Chip-Substrat-Kontakte hoher Scherfestigkeit (bis zu 64 MPa) erzeugt. Ergebnisse in Bezug auf die Prozessoptimierung werden präsentiert. Zudem wird gezeigt, dass durch die Verwendung eines speziellen Silberpulvergemischs aus Mikro- und Nanopartikeln, im Vergleich zu reinem Mikro- oder Nanopulver, die Haftung des Chips auf dem Substrat deutlich (Faktor 2-3) gesteigert werden kann. Die Praxistauglichkeit der Fineplacer-Verbindungstechnik (FpV) wird anhand von Messungen bis 250 °C an aufgebauten Leucht- und Fotodioden nachgewiesen. Darüber hinaus werden die Schichtsysteme Ti/Pt/Au und Ti/TiN/Au auf ihre Tauglichkeit als Chip- bzw. Substrat-Metallisierung bei hohen Temperaturen überprüft.