Auswirkung von Paramterschwankungen bei verschiedenen Fertigungsverfahren von Kupfer-Leitungsstrukturen
Konferenz: Zuverlässigkeit und Entwurf - 4. GMM/GI/ITG-Fachtagung
13.09.2010 - 15.09.2010 in Wildbad Kreuth, Germany
Tagungsband: Zuverlässigkeit und Entwurf
Seiten: 2Sprache: DeutschTyp: PDF
Persönliche VDE-Mitglieder erhalten auf diesen Artikel 10% Rabatt
Autoren:
Heinig, Andy (Fraunhofer-Institut für Integrierte Schaltungen, Institutsteil Entwurfsautomatisierung, Zeunerstrasse 38, 01069 Dresden, Deutschland)
Inhalt:
Für die Fertigung von Kupfer-Verbindungsleitungen in modernen Deep-Sub-Micron (DSM) Strukturen wird häufig das Dual-Damascene-Fertigungsverfahren verwendet. Bei diesem Verfahren gibt es aber unterschiedliche Fertigungsvarianten, so dass es Leitungsstacks - Verbund mehrer Leitungsebenen - mit unterschiedlicher Anzahl von z.B. Ätz-Stopp Schichten gibt. Da die Fertigung von Leitungstrukturen - ähnlich der von Transistoren - nicht ohne Schwankungen erfolgen kann, wird der Einfluss der Schwankungen auf die Leitungsparasitäten - vor allem Kapazitäten - bei den verschiedenen Stackaufbauten untersucht. Weiterhin wird untersucht, ob diese Unterschiede auch in Schaltungen Auswirkungen haben.