25 GS/s 6 bit CMOS D/A- und A/D-Wandler für photonische 100 Gbit/s Netze

Konferenz: Photonische Netze - 12. ITG-Fachtagung
02.05.2011 - 03.05.2011 in Leipzig, Germany

Tagungsband: Photonische Netze

Seiten: 8Sprache: DeutschTyp: PDF

Persönliche VDE-Mitglieder erhalten auf diesen Artikel 10% Rabatt

Autoren:
Grözing, Markus; Lang, Felix; Alpert, Thomas; Huang, Hao; Ferenci, Damir; Berroth, Manfred (Institut für Elektrische und Optische Nachrichtentechnik, Universität Stuttgart, Deutschland)

Inhalt:
Sowohl Hochgeschwindigkeits-D/A- wie auch A/D-Wandler sind Schlüsselkomponenten für optische Übertragungssysteme, welche fortgeschrittene spektral effiziente Modulationsverfahren anwenden, um Datenraten bis oder sogar über 100 Gbit/s zu erreichen. Die kohärente optische Datenübertragung mit Polarisationsmultiplex und mehrstufiger Modulation erfordert Sender und Empfänger mit jeweils vier Datenwandlern. Die erforderliche Datenbandbreite zwischen den Wandlern und den zugeordneten digitalen Signalprozessoren erreicht bereits für 100 Gbit/s-Systeme die Größenordnung von ein Tbit/s. Kostengünstige und sparsame Leitungskarten können daher nur realisiert werden, wenn die Datenwandler mit den jeweiligen digitalen Signalprozessoren für das Senden und Empfangen auf einem einzigen Chip integriert sind ("System-on-Chip" in Standard-CMOS-Technologie). In diesem Artikel wird der Entwurf zweier Generationen von D/A- und A/D-Wandlern beschrieben, welche im Rahmen des BMBF/Celtic-Förderprojekts 100GET in einer 90 nm Standard-CMOS-Technologie umgesetzt wurden. Die Wandler bieten eine nominale Auflösung von 6 bit und eine variable Wandlerrate bis über 25 GS/s. Weiterhin unterstützen sie mit ihren zwei 6 bit breiten digitalen 12,5 Gbaud Eingangs- bzw. Ausgangsschnittstellen Echtzeitexperimente. Die präsentierten Wandler sind nach bestem Wissen der Autoren die derzeit schnellsten als Einzelbauelemente verfügbaren CMOS-D/A- bzw. -A/D-Wandler mit digitalen Echtzeitschnittstellen. Um den Betrieb der Wandler an schnellen seriellen 6,25 Gbit/s FPGA-Transceivern zu ermöglichen, wurden in 130 nm und 90 nm-CMOS-Technologie auch 6:3 Multiplexer- und 3:6 Demultiplexer-ICs umgesetzt. Der D/A-Wandler mit den Multiplexern und der A/D-Wandler mit den Demultiplexern werden zurzeit auf Wandlermodulen aufgebaut, um Echtzeitexperimente zu ermöglichen.