Hochoptimierter Ablauf zur Robustheitsprüfung

Konferenz: Zuverlässigkeit und Entwurf - 5. GI/GMM/ITG-Fachtagung
27.09.2011 - 29.09.2011 in Hamburg-Harburg, Deutschland

Tagungsband: Zuverlässigkeit und Entwurf

Seiten: 8Sprache: DeutschTyp: PDF

Persönliche VDE-Mitglieder erhalten auf diesen Artikel 10% Rabatt

Autoren:
Frehse, Stefan; Haedicke, Finn; Diepenbeck, Melanie; Fey, Görschwin; Drechsler, Rolf (Arbeitsgruppe Rechnerarchitektur, Fachbereich 3 - Mathematik und Informatik, Universität Bremen, 28359 Bremen, Deutschland)

Inhalt:
Zunehmend werden digitale Schaltkreise in sicherheitskritischen Bereichen eingesetzt, was ein korrekt funktionierendes System erfordert. Die stetige Verringerung der Strukturgrößen führt aufgrund von Umgebungsstrahlung oder Fertigungsungenauigkeiten immer häufiger zu transienten Fehlern in digitalen Schaltkreisen. Maßnahmen, um transiente Fehler zu tolerieren, sind seit Längerem verfügbar. Jedoch können Fehler bei der Implementierung solcher Techniken auftreten. Demnach muss die Implementierung hinsichtlich der Robustheit gegenüber transienten Fehlern bewertet und auf Korrektheit überprüft werden. In der vorliegenden Arbeit wird ein hochoptimierter Ablauf zur Bestimmung der Robustheit digitaler Schaltkreise vorgestellt. Zufallssimulation sowie das Ausnutzen strukturellen Wissens in Verbindung mit formalen Beweistechniken werden für die Robustheitsprüfung angewendet. Die Experimente zeigen, dass die Effektivität des Verfahrens deutlich gesteigert wird, wenn verschiedene Techniken integriert werden, wobei die Qualität der Analyse gleich hoch bleibt.