Verifikation des Power-Down-Modus von analogen Schaltungen

Konferenz: Zuverlässigkeit und Entwurf - 6. GMM/GI/ITG-Fachtagung
25.09,2012 - 27.09.2012 in Bremen, Deutschland

Tagungsband: Zuverlässigkeit und Entwurf

Seiten: 7Sprache: DeutschTyp: PDF

Persönliche VDE-Mitglieder erhalten auf diesen Artikel 10% Rabatt

Autoren:
Zwerger, Michael; Gräb, Helmut (Lehrstuhl für Entwurfsautomatisierung, Technische Universität München, Deutschland)

Inhalt:
In diesem Beitrag wird eine Verifikationsmethode für den Power-Down-Modus von Analogschaltungen vorgestellt. Die Basis für die Verifikation bildet eine strukturbasierte Knotenanalyse, die Schätzwerte für die Knotenspannungen im Power-Down-Modus berechnet und Knoten mit undefiniertem Potential erkennt. Da die Knotenanalyse rein strukturbasiert ist, wird keine numerische Simulation benötigt. Dies stellt einen entscheidenden Vorteil dar, da die zur numerischen Simulation benötigten Modelle im Power-Down-Modus häufig nicht verlässlich sind. Die Knotenanalyse wird mit Hilfe von Graphen mathematisch präzise beschrieben. Die Laufzeitkomplexität des Knotenanalysealgorithmus ist quadratisch. Die experimentellen Ergebnisse zeigen die Effektivität und Effizienz des Verfahrens.