Analyse analoger Schaltungseigenschaften bei Kurz- und Langzeitalterungseffekten

Konferenz: Zuverlässigkeit und Entwurf - 7. ITG/GI/GMM-Fachtagung
24.09.2013 - 26.09.2013 in Dresden, Deutschland

Tagungsband: Zuverlässigkeit und Entwurf

Seiten: 6Sprache: DeutschTyp: PDF

Persönliche VDE-Mitglieder erhalten auf diesen Artikel 10% Rabatt

Autoren:
Habal, Husni; Gräb, Helmut (Lehrstuhl für Entwurfsautomatisierung, Technische Universität München, 80333 München, Deutschland)

Inhalt:
Eine Methode zur Implementierung von Alterungssimulationen für analoge CMOS-Schaltungen wird vorgestellt. Dabei wird die Degradation der Transistoreinsatzspannung aufgrund von bias temperature instability (BTI) zugrundegelegt. Performanz-Evaluation und MOSEFT-Degradation werden voneinander entkoppelt. Außerdem werden drei unterschiedliche Zeitskalen bei der Alterungsanalyse berücksichtigt, die für die Signalverarbeitung, für den elektrischen Stress bzw. seine Erholung, sowie für die Lebenszeit einer Schaltung gelten. Ziel ist es, geeignete Modelle für jede Zeitskala zu finden und die Alterung der Schaltungsperformanz effizient zu simulieren.