Verlustmodellierung und Effizienzoptimierung einer hart schaltenden, netzfreundlichen Pulsgleichrichterstufe (PFC)
Konferenz: Internationaler ETG-Kongress 2013 – Energieversorgung auf dem Weg nach 2050 - Symposium 1: Security in Critical Infrastructures Today
05.11.2013 - 06.11.2013 in Berlin, Deutschland
Tagungsband: Internationaler ETG-Kongress 2013 – Energieversorgung auf dem Weg nach 2050
Seiten: 6Sprache: DeutschTyp: PDF
Persönliche VDE-Mitglieder erhalten auf diesen Artikel 10% Rabatt
Autoren:
Bolte, Sven; Baurichter, Jan; Henkenius, Carsten; Fröhleke, Norbert; Böcker, Joachim (Fachgebiet Leistungselektronik und Elektrische Antriebstechnik, Universität Paderborn, 33098 Paderborn, Deutschland)
Figge, Heiko (DELTA Energy Systems GmbH, 59494 Soest, Deutschland)
Inhalt:
Die sogenannte Totem-Pole-Topologie stellt eine kostengünstige und elektrisch hocheffiziente Schaltungstopologie für die netzfreundliche Gleichrichterstufe eines On-Board Ladegerätes dar. Die Verfügbarkeit von Siliziumkarbid MOS-FETs ermöglicht erstmals den stromkontinuierlichen Betrieb dieser Schaltungstopologie. In diesem Beitrag wird die Verlustmodellierung einer hart schaltenden, netzfreundlichen Pulsgleichrichterstufe in Totem-Pole-Topologie und die Optimierung der PFC-Drossel vorgestellt.