Big Data Analyse des SMD-Prozesses: Fehlerquellen identifizieren, Prozesse optimieren
Konferenz: Elektronische Baugruppen und Leiterplatten – EBL 2016 - 8. DVS/GMM-Tagung
16.02.2016 - 17.02.2016 in Fellbach, Deutschland
Tagungsband: Elektronische Baugruppen und Leiterplatten – EBL 2016
Seiten: 5Sprache: DeutschTyp: PDF
Persönliche VDE-Mitglieder erhalten auf diesen Artikel 10% Rabatt
Autoren:
Wölflick, Peter (Conti Temic microelectronic GmbH, Nürnberg, Deutschland)
Inhalt:
Der Beitrag zeigt auf, wie auf Basis von Vergleichen der Druckergebnisse und der Inspektionsergebnisse nach dem Reflowlöten Rückschlüsse gezogen werden können auf Abhängigkeiten zwischen Schablonendruck und Fehlern des SMD Prozesses. Basis sind Auswertungen von vielen tausenden Drucken und Produkten aus der Serienfertigung. Dabei werden u.a. folgende Punkte angesprochen: - Einfluss des Leiterplattenlayouts auf das Druckergebnis - Ab wann führen Varianzen im Druck zwangsläufig zu Fehlern im Produkt? - Welchen Einfluss hat das Umschmelzen im Reflowofen auf Fehler des Pastendrucks? - Sieht man Fehler nach dem Löten schon im SPI? - Ist Closed-Loop sinnvoll? - Wofür braucht man letztlich ein SPI?