Zuverlässigkeit von Lötstellen keramischer SMD-Komponenten in Abhängigkeit von Padlayout und Lotvolumen
Konferenz: Elektronische Baugruppen und Leiterplatten – EBL 2016 - 8. DVS/GMM-Tagung
16.02.2016 - 17.02.2016 in Fellbach, Deutschland
Tagungsband: Elektronische Baugruppen und Leiterplatten – EBL 2016
Seiten: 6Sprache: DeutschTyp: PDF
Persönliche VDE-Mitglieder erhalten auf diesen Artikel 10% Rabatt
Autoren:
Schimanski, Helge; Poech, Max; Schröder, Saskia (Fraunhofer Institut für Siliziumtechnologie (ISIT), Itzehoe, Deutschland)
Inhalt:
Im Rahmen des IGF-Forschungsvorhabens 17405N „Einfluss des Lotpastendrucks auf die Zuverlässigkeit der Lötstellen kritischer keramischer SMD-Komponenten auf FR4-Leiterplatten“ wurde die Zuverlässigkeit von gezielt durch Variation von Leiterplattenlayout und Lotpastenmenge geänderten Lötstellengeometrien kleiner und großer keramischer Komponenten unter Einsatz von mikrolegierten und niedrig-schmelzenden Loten systematisch betrachtet. Auf Basis der Untersuchungsergebnisse wurden Prozessempfehlungen für das Leiterplatten- und Schablonendesign sowie für den Lotpastendruck herausgearbeitet. Insbesondere für kleine Komponenten wurden Prozessgrenzen hinsichtlich des Lotpastendrucks definiert.