Timing Variability Analysis of Digital CMOS Circuits
Konferenz: Zuverlässigkeit und Entwurf - 9. ITG/GMM/GI-Fachtagung
18.09.2017 - 20.09.2017 in Cottbus, Deutschland
Tagungsband: Zuverlässigkeit und Entwurf
Seiten: 2Sprache: EnglischTyp: PDF
Persönliche VDE-Mitglieder erhalten auf diesen Artikel 10% Rabatt
Autoren:
Rangan, Jahnavi Kasturi; Aryan, Nasim Pour; Bargfrede, Jens; Funke, Christian (Infineon Technologies A.G, Neubiberg, Germany)
Graeb, Helmut (Technische Universität München, Munich, Germany)
Inhalt:
This presentation describes a framework to perform timing sensitivity evaluation of building blocks of design-dependent timing monitors due to process, voltage and temperature (PVT) variations. Design dependent timing monitors collectively monitor the timing of a chip. With the purpose of optimizing the existing design-dependent ring oscillators, analysis of sensitivity data is done and some results are demonstrated.