Die Realisierung von Umverdrahtungslagen mittels Inkjet-Printing im Fan-Out Wafer Level Packaging

Konferenz: MikroSystemTechnik 2019 - Kongress
28.10.2019 - 30.10.2019 in Berlin, Deutschland

Tagungsband: MikroSystemTechnik Kongress 2019

Seiten: 4Sprache: DeutschTyp: PDF

Persönliche VDE-Mitglieder erhalten auf diesen Artikel 10% Rabatt

Autoren:
Dreissigacker, Marc; Schneider-Ramelow, Martin; Lang, Klaus-Dieter (Technische Universität Berlin, Technologien der Mikroperipherik, 13355 Berlin, Deutschland)
Roshanghias, Ali (Silicon Austria Labs GmbH, Europastraße 12, 9524 Villach, Österreich)
Becker, Karl-Friedrich; Braun, Tanja (Fraunhofer IZM, Gustav-Meyer-Allee 25, 13355 Berlin, Deutschland)

Inhalt:
Beim Fan-Out Wafer- und Fan-Out Panel-Level Packaging (FOWLP/FOPLP) zur Heterogensystemintegration mikroelektronischer Baugruppen werden elektrische Umverdrahtungslagen (Redistribution Layers, RDLs) zur elektrischen Verbindung zwischen den Komponenten benötigt. Diese werden meist mittels einer Kombination von Photolithographie und nasschemischen Methoden erzeugt. Der Einsatz additiver Fertigungstechnologien (z.B. Drucken funktionaler Materialien im Inkjet-Verfahren) erfährt hierbei in der letzten Zeit mehr Beachtung. Dabei wird - im Gegensatz zu subtraktiven Methoden, wie die der Photolithographie – nur dort Material aufgebracht, wo es benötigt wird. Weiterhin bringen flächige Umverdrahtungslagen durch die großen Unterschiede der thermischen Ausdehnungskoeffizienten (coefficient of thermal expansion, CTE) Stress in das Package, welcher sich dann in Form von Verbiegung und letztendlich verkürzter Lebensdauer äußert. Für MEMS mit sensiblen Membranen ist dieser Ansatz, besonders im Kontext von FOWLP-Fertigungsprozessen, vielversprechend, da hierbei der eventuelle Einsatz von temporären Opferschichten vermieden werden kann und durch eine vereinfachte Prozesskette, sowie geringeren Materialverbrauch, Zeit und Kosten eingespart werden können. Der Prozessfluss wird am Beispiel von Drucksensoren bzw. Mikrophonen demonstriert, es wird auf potenziell kritische Stellen eingegangen. Ein Schwerpunkt hierbei ist die Oberflächenstruktur der zu bedruckenden Oberfläche, welche Einfluss auf die minimale Strukturbreite der gedruckten Leiterbahnen hat. Weiterhin werden Stufen zwischen Chips und Substratoberfläche diskutiert.