Automatischer Entwurf des Power-Down-Netzwerks für Analogschaltungen
Konferenz: MikroSystemTechnik 2019 - Kongress
28.10.2019 - 30.10.2019 in Berlin, Deutschland
Tagungsband: MikroSystemTechnik Kongress 2019
Seiten: 3Sprache: DeutschTyp: PDF
Persönliche VDE-Mitglieder erhalten auf diesen Artikel 10% Rabatt
Autoren:
Neuner, Maximilian; Zwerger, Michael; Gräb, Helmut (Lehrstuhl für Entwurfsautomatisierung, TU München, Arcisstr. 21, 80333 München, Deutschland)
Inhalt:
Der Power-Down-Modus analoger Schaltungen wird durch zusätzlich eingefügte Transistoren implementiert, welche die Ruheströme der Schaltung abschalten, falls diese gerade nicht für den Systembetrieb benötigt wird. Dadurch nimmt die Schaltung in diesem Modus keine Leistung auf. In dieser Arbeit wird eine Methode vorgestellt, welche den Power-Down-Modus einer Schaltung drei Entwurfsstrategien folgend automatisch konstruiert. Experimentelle Ergebnisse für einen voll-differentiellen Operationsverstärker mit Common Mode Feedback werden gezeigt.