Algorithmus zur automatischen Verifikation komplexer Mixed-Signal ICs gegenüber ESD-Belastungen
Konferenz: ANALOG '05 - 8. GMM/ITG-Diskussionssitzung: Entwicklung von Analogschaltungen mit CAE-Methoden
16.03.2005 - 18.03.2005 in Hannover, Deutschland
Tagungsband: ANALOG '05
Seiten: 5Sprache: DeutschTyp: PDF
Persönliche VDE-Mitglieder erhalten auf diesen Artikel 10% Rabatt
Autoren:
Morgenstern, H.; Schmidt, M.; Köhne, H.; John, W.; Reichl, H. (Fraunhofer IZM, Berlin, Deutschland)
Groos, G. (Universität der Bundeswehr, München, Deutschland)
Stecher, M. (Infineon Technologies, AI AP TD BCD, München, Deutschland)
Inhalt:
In dieser Veröffentlichung wird ein Algorithmus beschrieben, mit dem es möglich wird, die Verifikation eines komplexen integrierten Schaltkreises (IC) bezüglich des Verhaltens unter transienten Hochstromimpulsen (z. B. ESD) zu automatisieren. Dabei wird die Komplexität des Gesamtschaltplans in einem ersten Schritt reduziert, um in einem zweiten Schritt eine transiente Simulation mit Hochstrom-Simulationsmodellen zeiteffizient durchführen zu können. Die heute vorwiegend manuelle Extraktion der relevanten Schaltungsteile für eine solche transiente Analyse wird dabei automatisiert und somit die Fehleranfälligkeit dieses Vorgangs minimiert. Der Algorithmus ist in einem kommerziellen Design-Framework für IC-Design eingebettet und nutzt die vorhandenen Datenstrukturen.