Verlustleistungsoptimierende Testplanung zur Steigerung von Zuverlässigkeit und Ausbeute

Konferenz: Zuverlässigkeit und Entwurf - 1. GMM/GI/ITG-Fachtagung
26.03.2007 - 28.03.2007 in München

Tagungsband: Zuverlässigkeit und Entwurf

Seiten: 8Sprache: DeutschTyp: PDF

Persönliche VDE-Mitglieder erhalten auf diesen Artikel 10% Rabatt

Autoren:
Imhof, Michael E.; Zöllin, Christian G.; Wunderlich, Hans-Joachim (Institut für Technische Informatik, Universität Stuttgart, Pfaffenwaldring 47, D-70569 Stuttgart, Germany)
Mäding, Nicolas; Leenstra, Jens (IBM Deutschland Entwicklung, Schönaicherstr. 220, D-71032 Böblingen, Germ)

Inhalt:
Die stark erhöhte durchschnittliche und maximale Verlustleistung während des Tests integrierter Schaltungen kann zu einer Beeinträchtigung der Ausbeute bei der Produktion sowie der Zuverlässigkeit im späteren Betrieb führen. Wir stellen eine Testplanung für Schaltungen mit parallelen Prüfpfaden vor, welche die Verlustleistung während des Tests reduziert. Die Testplanung wird auf ein Überdeckungsproblem abgebildet, das mit einem heuristischen Lösungsverfahren effizient auch für große Schaltungen gelöst werden kann. Die Effizienz des vorgestellten Verfahrens wird sowohl für die bekannten Benchmarkschaltungen als auch für große industrielle Schaltungen demonstriert.