Ein makrobasierter Ansatz zur Verbesserung der Ausbeute in der Produktion von FPGAs

Inhalt:
Um die Anzahl von nutzbaren Chips pro Wafer zu erhöhen, kann neben der bereits in der Praxis üblichen Lösung, die in der Verbesserung der verwendeten Fertigungstechnologie und bei einigen FPGAArchitekturen auch in dem Einbau von redundanten Komponenten besteht, ein weiterer Weg gewählt werden: die jeweils spezielle Anpassung einer Schaltung an FPGAs, die nur wenige defekte Logikblöcke enthalten. Der hier vorliegende Beitrag beschreibt die Idee für ein Verfahren zur Nutzung dieser teildefekten FPGAs. Ziel des Verfahrens ist die Beschleunigung des Anpassungsprozesses der Schaltung an das defekte FPGA, da eine erneute Synthese für jedes FPGA innerhalb einer Serienproduktion sehr zeitaufwändig und daher bisher nicht durchführbar ist. Um diesen Zeitaufwand zu begrenzen, wurde das Verfahren in drei Schritte aufgeteilt: 1. Bereitstellung einer Makro-Bibliothek 2. Erstellung eines adaptierbaren Bitstreams 3. Programmierung der teildefekten FPGAs in der Serienproduktion durch die jeweilige Anpassung des adaptierbaren Bitstreams in der Produktion. Nur der dritte Schritt wird für jedes FPGA erneut ausgeführt.