Reduktion des Energieverbrauchs mobiler integrierter Schaltungen in <100nm Technologien

Konferenz: VDE-Kongress 2006 - Innovations for Europe - Fachtagungsberichte der ITG/BMBF - GMM - ETG - GMA - DGBMT
23.10.2006 - 25.10.2006 in Aachen, Deutschland

Tagungsband: VDE-Kongress 2006

Seiten: 6Sprache: DeutschTyp: PDF

Persönliche VDE-Mitglieder erhalten auf diesen Artikel 10% Rabatt

Autoren:
Just, Knut M. (Infineon Technologies AG, München, Deutschland)

Inhalt:
Der Entwicklung heutiger integrierter Schaltungen und Geräte steht eine Reihe von Herausforderungen gegenüber. Mobile Anwendungen wie GSM/EDGE/UMTS Basisband Chips beanspruchen eine hohe Verarbeitungsgeschwindigkeit bei gleichzeitigem niedrigen Energieverbrauch. Dabei streuen die Anforderungen an die Taktfrequenzen in einem weiten Bereich, je nach Aktivität der Datenverarbeitung in einem Bereitschafts-, Gesprächs-, TV- oder Video-Modus. Seit ein paar Jahren ist nun die Verlustleistung aufgrund hoher dynamischer Ströme und statischem Leckstrom zur wesentlichen Herausforderung geworden. Zur Energieeinsparung wurden eine Reihe von Maßnahmen in der Logikentwicklung und der Siliziumtechnologie (für 90nm und darunter) entwickelt, um sowohl den dynamischen Stromverbrauch als auch den Leckstrom zu reduzieren: (a) in der Technologie, das Mischen von Transistoren und Zellen mit verschiedener Schwellspannung Vt und die Reduzierung der Lastkapazitäten, (b) im Design, die Taktabschaltung oder die Reduzierung der Taktfrequenz und (c) im System, die Spannungsabschaltung und die Spannungsskalierung. Eine der Herausforderungen wird es auch zukünftig sein, die Laufzeiten, den Energieverbrauch und die Fläche der Schaltungen während aller Entwicklungsschritte und in allen Komponenten gleichzeitig zu reduzieren. Das gelingt nur im optimalen Zusammenspiel sowohl auf der elektronischen Systemebene (ESL), Register-Transfer-Ebene (RTL), den Gattern der Bibliothek, der Zusammenführung im Layout sowie allen Schaltungselementen der Technologie.